次のような業務をお引き受け致します

• VHDLによるFPGA (ASIC) の回路設計、並びにデバッグ作業 (ALTERA, XILINX)。
• アナログ・デジタル回路設計。
• 各種治工具の設計・製作(Eagle CADを使用した回路検討用の基板パターン設計も致します)。

設計仕様書に基づく受託のみならず、機能仕様書からのシステム提案もさせて頂きます。

開発ポリシー

当方の開発手法は、FPGAとつながる他のデバイスはシミュレーションモデルを可能な限り利用し、シミュレーションレベルでの完成度を上げることによって、ボードレベルで1発動作させることを目指します。この手法はASIC開発においては常識ですが、FPGAの開発ではロジアナをフル活用し、ボードレベルで設計を完成させるという力ずくの開発手法で仕事を進めるケースがまだ幅を利かせているようです。

FPGA周辺LSIでLSIメーカー提供のシミュレーションモデルが存在しないものについては、可能な限りモデリングを行い、HDLレベルで完成度を上げることによって、ボードレベルでは波形の確認のみで済むことを目指します。結果的に設計時間の短縮につながります。

開発風景(開発ベンチの写真です)