月別アーカイブ: 2018年10月

SSDAC

トランジスタ技術誌10月号に掲載された “SSDAC” が興味深かったので、同誌11月号付録DVDに収録された設計データを使用してシミュレーションを行いました。

SSDACが「時間軸」に対して非常に理想的な性質を示すのは記事中からも明白ですが、「周波数軸」は一体どのような性質となっているのかを確認したかったというのも一つの理由です。

VHDLで記載されたソースコードをModelSim Altera Editionを使用し、「名目上」48kHzのデータを入力ベクタとして “SSDAC” に喰わせて、その出力をキャプチャしてWaveSpectraにてモニタしてみました※。

最初にインパルス応答の時間軸における挙動を、ModelSimの波形ウィンドウの結果をもって示します。

上が入力で下が出力ですが、一切の「シュート」が付きません。見事に”NOSDAC” を彷彿とさせます。

次に、10kHzのサイン波を変換した場合の出力を「周波数軸」で見たときの様子を示します。

続いていわゆる「f 特」。いずれも対数表示で右端の周波数を(48kHz/2)×64=1536kHzとしています。

実機動作には、16bitパラレル入力の工業用のDAC ICが載った専用基板を購入する必要がありますが、私的には設計者の意図とは離れてしまうのを覚悟で、これをDSD変換して手持ちのUSB基板+DSD1794Aなどで音の傾向を確認できると思われます。

可聴帯域外のスプリアスが音にどう影響するかですが、前出のマルチビットDACとDSDとではまたかなり違ってくるんでしょうね。DSD変換の音は新潟精密のフルエンシーDAC的な音傾向になる予感がします。

※3次スプライン関数の設定を選択してシミュレーションできていると思いますが、万一結果に間違いがあるようでしたら、ご指摘いただければ訂正いたします。

SSDACに興味のある方はトラ技を入手しましょう。

以下、権利者様の著作権表示となります。

===========
著作権
===========
・SSDAC24642ソースプログラムは 小林芳直 が著作権を持っています。
・個人の研究目的には、修正、改造など自由に使用できます。
・発表される際はこの著作権表示部分を表示してください。
・このプログラムの全部もしくは一部を製品に組み込んだり販売するなどの商業的利用はおやめください。
・本製品SSDACに使用されているデータ補間技術は、小林芳直により発明されSLDJ合同会社により現在特許出願中です。
・本キットに含まれる回路、ソースコードは個人的使用に限り自由に修正、改造ができます。
・本キットに含まれる回路、ソースコードの商業的利用については別途契約が必要です。higon@nifty.comまでご連絡ください。