こちらのサイトに、当方が過去に配布させていただいた「DSD原理基板」を用いてDSD DACを作成した方が、アナログ出力の測定データを公表されているのを偶然発見しました。WaveSpectraによるFFTのチャートですが、確かに、概ねあのような感じになっているのだろうと思いました。
DSDの analog FIR filterによるD/A変換方式については、「DSD原理基板」のリリース後に、本家の方から理論的・技術的なご教示を賜ったことがあり、その時に得られた知見を元に、「DSD原理基板」より高性能なanalog FIR filter DACを構成可能であるという実証実験は済ませておりました。
せっかくなのできちんと形にして残しておこうと思いつつ、自作オーディオ活動の中断でウヤムヤになっておりました。それからあっという間に数年が経過してしまいましたが、その他、いくつか中断中で心残りのプロトなどもありますので、この際、それだけでもコロナ明け？の今年から少しづつ形にしていければと思っています。
途中休み休みでしたが、このたび形にした、「DSD discrete analog FIR filter DAC」では、DSDデータの “シンボル1” と “シンボル0” との相互干渉による可聴帯域での混変調歪の増加やS/Nの低下を防ぐために、DSDデータそのままの信号をFIR filterに通すのではなく、DSDデータに波形整形処理を施してからFIR filterによる処理を行うように構成した回路に変更しています。これによってノイズフロアを大きく下げることが出来ました。
実機でのFFTは下記のチャートの通りです（念のためですが、I/V変換やLPFを通したあとのアナログ信号を見ています）。あくまでも、DSD信号をまさにアナログに変換するステージの話になります。デジタルのファイルとしてのDSDデータをDSD対応のDAC ICに入力するまでのデジタル信号処理の話ではありません。
さて、この「DSD discrete analog FIR filter DAC」の「アナログ」出力をWAVEファイルとしてキャプチャしたものがこちらです。WaveSpectraなどで、窓関数：Blackman-Harris 7 Term、サンプルデータ数：128kとして再生していただければ、このオーディオ・プレシジョンによるチャートと同じような感じに見えるかと思います。
I/V変換やそれに続く多重帰還LPFはオペアンプであるOPA134Uを使ったごく平凡な回路です。
DSD信号はPCから自前のUSB DDCなどを通じて取り出したものを喰わせております。ピュアDSDの2.8MHzテスト信号や、44.１kHzから2.8MHzのDSDに変換したもの、さらには88.2kHzから5.6MHzに変換した信号、どれでも概ね同じようなspecでアナログに変換できています。それ以上高いレートのDSD信号に関してはまだテストしていませんが、期待した性能が出るかどうかは、discrete回路最終段のICの最終段MOSトランジスタの吐き出し・吸い込み性能の対称性などに依存するようです。
AKMの工場被災の件などもあって、オーディオ専用部品を一切使わずに全基板を設計したのですが、何の変哲もないようなロジックICまで全く手に入らないことが多く、一体どうなってしまったのでしょうか。Fabが最先端のスマホ用CPUにしかキャパを割り当てないからなのでしょうか？
お陰で、手持ち部品やらなんとか手に入りそうな部品やらを使った数種類の回路構成で複数種の基板を作って実験しています。こんなにたくさんの基板を描くのは久しぶりです。ちなみにIntelやXilinxの手頃なFPGAなんか全く入手できないので泣けてきます。
標準ロジックの574を使ってダブル・ディファレンシャル出力にするので、パターンを合理的に引こうとするとどうしてもこのようになってしまいます(中央の基板がdiscrete DACになります)。DSD信号の波形整形用CPLDはIntel(Altera)製です。ピンピッチが0.4mしかないので実装は大変です。ハンダ面にはチップケミコンが林立しています。
次の写真は出力段のデバイスをシングルタイプに変更したものです。半分はCPLDの手持ち在庫の事情からこのパターンも試しています。こちらはXilinxのCPLD。使い勝手のちょうど良いCPLDも、ディスコンやらコロナやら？で市場から姿を消して久しいですね。泣けてきます(笑。
