カテゴリー: 検討経過

ALTERAのCPLDが入手不能なので、XILIXのCPLDを使って同等性能でDiscrete DSD DAC 基板が作れないかどうか、このところ検討をしていますが、どうにもなかなか難しいというのが現状です。

S/N、要はFFT解析するところのノイズフロアを下げきれない、ノイズの挙動に奇妙なところがある、というのが今のところの結論です。聴感のみで評価する場合はALTERA版と比較してS/Nが悪いとわかる方がどれだけ存在するかどうか、というのはあります。非常にノイズレベルが低い領域での話であり、少なくとも私には比較不能ですが・・・

これというのも、A/D変換性能の非常に高いADC ICが出てきていて、法外(失礼)に高価なオーディオプレシジョンではなくても当方でも気軽に高性能な測定ができるような環境になってきている。というのがあります。

と、いうことで、CPLDの置き換えだけで簡単に、という話にはなりませんでした。
XILINXのCPLDは非常に古いプロセスを使った設計の古いデバイスで、今どきコア電圧が3.3Vという恐ろしい仕様であることが効いているのではないかと推測しています。

とは言っても、EMMのマイトナーさんのDACではこのCPLDを使ってDiscrete DSD DACを構成されていたようですので、なにか、当方の設計に見落としがあるのかもしれません。

実は、こういった高性能な測定ができるようになって気がついたのですが、FPGA内部のデジタル回路の組み方でアナログDSD出力のS/Nに結構な影響を及ぼすことがあります。たとえば、機能を詰め込んだり、ジャンパ設定などでモードや機能の選択肢を増やしたりしすぎると、良くない影響を及ぼす場合があることもわかってきています。よく言われるグラウンド・バウンスの問題もあると思いますし、FPGA内部で配線の引き回しが増えることで、要らぬジッタを誘発しているということもあると思われます。

要は、FPGA内のロジックも、デジタル機能的に仕様を満たしていれば良しとするだけでなく、アナログ性能に悪影響を与えないように注意深く回路構成を考える必要性が更に高まっているということなのでしょう。当たり前といえば当たり前です。
FPGAだけでなく、そもそもLSI設計における、レイアウト設計のノウハウといったものも、まさにそういった点を含んでいるのでしょうね・・・。

同様にCPLD内部の回路も、レイアウトを含めてXILINX方式に最適化する必要があるのかもしれません (特に複雑な回路ではないのですが)。現状では省電力モードで動作するような設定にしたりとか、しています・・・(^^;

The specifications of this DAC board are as follows

このDAC基板のスペックは以下のとおりです。

The output of the DAC board is filtered by the following circuit board and circuit. The FFT data was taken with this circuit. Of course, this circuit is just an example, and there may be other circuits with even higher characteristics and sound quality.

DAC基板の出力は下記の回路基板・回路にてフィルタリングしています。FFTデータはこの回路で取りました。もちろんこの回路は一例であって、更に高特性・高音質の得られる回路も当然あるでしょう。

The following test circuit was used as the power supply for the evaluation. I used an isolated DC/DC converter from MORNSUN Power. The input is 5V. An AC adapter with 2A output should be sufficient.

評価に当たって電源は下記の試験回路を使用しました。MORNSUN Power社の絶縁型DC/DCコンバーターを使用しました。入力は5V。ACアダプタは2A出力で足りるでしょう。

If your DSD signal output board/device does not work well, we offer a USB DDC (digital-to-digital converter), which converts all PCM signals such as WAV and FLAC files into DSD signals for output (details are described separately). Single-rate (44.1kHz/48kHz) PCM signals are converted to so-called DSD64 signals, and PCM signals of higher rates are converted to DSD128 signals for output.The internal operation of DSD transfer in USB is only DoP method, and ASIO DSD is not supported.
DSD signals up to DSD256 are supported for playback. (Since no device driver is attached, Windows supports up to DSD128 (by WASSPI).)
*However, due to the shortage of parts, I can only provide a few new boards at the best of my ability. Therefore, the boards that I can provide are hand-soldered by me (not the number that I can ask PCB assembly companies to provide). If you are an old user of mine, I can rewrite firmware of UDA boards, UDA2 boards, etc. with USB AUDIO CLASS 2.0 data redesigned with recent knowledge at a low price. Please contact me for details.

ご使用のDSD信号出力基板・装置でうまく動作しない場合には、USB AUDIO CLASS2.0によるDDC(ディジタル・ディジタル・コンバーター)を用意しています。WAV fileや FLAC fileなどの PCM信号はすべてDSD信号に変換して出力する基板です(詳細は別途記載します)。シングルレート(44.1kHz/48kHz)のPCM信号はいわゆるDSD64信号に、それ以上のレートのPCM信号はDSD128信号に変換して出力します。USBにおけるDSD転送の内部動作としてはDoP方式のみを採用しており、ASIO DSDには非対応です。
DSD信号はDSD256信号までの再生に対応します(デバイスドライバの貼付はしておりませんので、Windowsでは(WASSPI)DSD128までの対応になります)。
*とは申しましてもこの部品不足の折、新規にご用意できる基板はがんばっても数枚単位です。よって私による手半田品となります(実装業者さんにお願いできる数ではありません)。古くからの私のユーザー様でしたら、UDA基板、UDA2基板等を最近の知見を含めて再設計したUSB AUDIO CLASS2.0データでfirmwareを書き換えるサービスを廉価でご用意しております。別途ご相談ください。

The evaluation set was configured to connect from the USB board to the operational amplifier board using axial pin headers.
If the physical interface with other DSD signal source output boards, such as the USB board for example, does not match, you can make a jig for connection as shown in the picture. The same configuration could be used for connection to a filter/amplifier board.

評価セットはUSB基板からオペアンプ基板までアキシャルのピンヘッダで接続する構成としました。
例えばUSB基板など、DSD信号ソースを出力する他の基板との物理的なインターフェースが合わない場合には、写真のような接続用のジグを作れば良いと思います。フィルタ・アンプ基板との接続にも同じような構成とすることができると思います。

Translated partially with www.DeepL.com/Translator (free version)

I have eight pairs of MAX10CPLDs manufactured by ALTERA, which is probably impossible to get newly, and I am willing to share them with those who are interested in this board. For the same reason as the USB board described below, I will have to deliver the board by my hand mounted and soldering. The number of components is very large. If all the components were readily available in China, it might be reasonable to have a few of them soldered by a mounting machine at a low cost, but this is not the case in this day and age.

We will measure the FFT data for each of these boards and send them to you with the data. Since this CPLD is no longer available, the next release will have to be a large-scale DAC board including USB AUDIO CLASS 2.0 functionality using FPGA.

前回の記事でご紹介させていただいた ”DSD discrete analog FIR filter DAC” ですが、新規に入手するのがおそらく不可能なALTERAのMAX10CPLDを私は手持ち部品として８台分確保してあります。そこで、本基板に興味をお持ちいただいた方に合計8枚お分けできます。後日後述しますUSB基板と同様の理由により、私の手実装での納品とさせていただくことになります。部品点数が非常に多いです。すべての部品が中国で容易に入手できるとしたら、数枚でも実装機でハンダ付けしてもらうのが低コストで実装できて合理的かもしれませんが、今の御時世ではそうもゆきません。

この基板は、1枚1枚FFTのデータを測定してそのデータとともにお届けします。このCPLDはもう入手できませんので、次があるとすればFPGAによるUSB AUDIO CLASS2.0機能も含めた大掛かりなDAC基板としてリリースするしかないと思います。

*Translated to English partially with www.DeepL.com/Translator (free version)

こちらのサイトに、当方が過去に配布させていただいた「DSD原理基板」を用いてDSD DACを作成した方が、アナログ出力の測定データを公表されているのを偶然発見しました。WaveSpectraによるFFTのチャートですが、確かに、概ねあのような感じになっているのだろうと思いました。

DSDの analog FIR filterによるD/A変換方式については、「DSD原理基板」のリリース後に、本家の方から理論的・技術的なご教示を賜ったことがあり、その時に得られた知見を元に、「DSD原理基板」より高性能なanalog FIR filter DACを構成可能であるという実証実験は済ませておりました。

せっかくなのできちんと形にして残しておこうと思いつつ、自作オーディオ活動の中断でウヤムヤになっておりました。それからあっという間に数年が経過してしまいましたが、その他、いくつか中断中で心残りのプロトなどもありますので、この際、それだけでもコロナ明け？の今年から少しづつ形にしていければと思っています。

途中休み休みでしたが、このたび形にした、「DSD discrete analog FIR filter DAC」では、DSDデータの “シンボル1” と “シンボル0” との相互干渉による可聴帯域での混変調歪の増加やS/Nの低下を防ぐために、DSDデータそのままの信号をFIR filterに通すのではなく、DSDデータに波形整形処理を施してからFIR filterによる処理を行うように構成した回路に変更しています。これによってノイズフロアを大きく下げることが出来ました。

実機でのFFTは下記のチャートの通りです（念のためですが、I/V変換やLPFを通したあとのアナログ信号を見ています）。あくまでも、DSD信号をまさにアナログに変換するステージの話になります。デジタルのファイルとしてのDSDデータをDSD対応のDAC ICに入力するまでのデジタル信号処理の話ではありません。

さて、この「DSD discrete analog FIR filter DAC」の「アナログ」出力をWAVEファイルとしてキャプチャしたものがこちらです。WaveSpectraなどで、窓関数：Blackman-Harris 7 Term、サンプルデータ数：128kとして再生していただければ、このオーディオ・プレシジョンによるチャートと同じような感じに見えるかと思います。

I/V変換やそれに続く多重帰還LPFはオペアンプであるOPA134Uを使ったごく平凡な回路です。

DSD信号はPCから自前のUSB DDCなどを通じて取り出したものを喰わせております。ピュアDSDの2.8MHzテスト信号や、44.１kHzから2.8MHzのDSDに変換したもの、さらには88.2kHzから5.6MHzに変換した信号、どれでも概ね同じようなspecでアナログに変換できています。それ以上高いレートのDSD信号に関してはまだテストしていませんが、期待した性能が出るかどうかは、discrete回路最終段のICの最終段MOSトランジスタの吐き出し・吸い込み性能の対称性などに依存するようです。

AKMの工場被災の件などもあって、オーディオ専用部品を一切使わずに全基板を設計したのですが、何の変哲もないようなロジックICまで全く手に入らないことが多く、一体どうなってしまったのでしょうか。Fabが最先端のスマホ用CPUにしかキャパを割り当てないからなのでしょうか？

お陰で、手持ち部品やらなんとか手に入りそうな部品やらを使った数種類の回路構成で複数種の基板を作って実験しています。こんなにたくさんの基板を描くのは久しぶりです。ちなみにIntelやXilinxの手頃なFPGAなんか全く入手できないので泣けてきます。

標準ロジックの574を使ってダブル・ディファレンシャル出力にするので、パターンを合理的に引こうとするとどうしてもこのようになってしまいます(中央の基板がdiscrete DACになります)。DSD信号の波形整形用CPLDはIntel(Altera)製です。ピンピッチが0.4mしかないので実装は大変です。ハンダ面にはチップケミコンが林立しています。

次の写真は出力段のデバイスをシングルタイプに変更したものです。半分はCPLDの手持ち在庫の事情からこのパターンも試しています。こちらはXilinxのCPLD。使い勝手のちょうど良いCPLDも、ディスコンやらコロナやら？で市場から姿を消して久しいですね。泣けてきます(笑。