DSD原理基板

その昔?DSD信号は抵抗1本でアナログに変換できるように言われていたことがあったように記憶しています。抵抗1本というのは極端ですが、デルタシグマのノイズを取ってしまえば残りは信号ですから、再生するのがDSD信号だけであれば、「DAC自作には市販のDACチップが必須」ということはありません。

お問い合わせを頂くたびに「近いうちに」と回答しておりましたが、私も嘘をつかずに済みそう?です。

回路図

今回、まとめて作るのに合わせて原理基板のレジストを青にしてみました。表面処理は金メッキにしてもらいました。 

DSDのフィルタは、今回も変わらずに8TAPアナログFIRフィルタ+オペアンプによるLPF、という2段構成構成にしています。

アナログのFIRフィルタに関しては、手元にあるフィルタ設計ソフトを使ってみました。

DSDは、たとえばDSD64の信号を考えた場合、1*fs(44.1kHz)くらいまではフラットに通過させたいところです。ナイキスト周波数32fsを正規化して”0.5″ とすると、fs  はおおよそ1/64 = 0.0156 になります。200kHzを超えたところくらいまで通してその先はゼロ。とするのが美しそうですが、なかなかそうはうまくゆきません。

これではNGですので、ある程度それらしい遮断特性が取れるようになるまでBAND2のLOWを “200kHz 程度”から更に上にずらしてみます。

③番目、④番目あたりでどうでしょうか。ソフトに表示されている係数値は重み付けの値なので、これを電流値ととらえると、抵抗の比は逆数を計算することになります。出力が”H”のときに一番電流が流れるのは中央の2つ係数です。DFF(Dフリップ・フロップ)ICの電源を5Vで使うとして、仮にこれら2つを4.7kとすると、DFFの出力につながるこの4.7kの抵抗の他端は仮想的にGndになりますので、DFFの出力が’H'のときに約1mAが流れることになり、これでDFFのポートを壊すことは無いと考えられます。

計算すると、おおざっぱですが抵抗値はおおよそ下表のようになりました。

 

 

変調率が50%のDSD信号を入れる場合、DFF ICの出力が5V(CMOS)のとき、フルスケールで2.5Vp-pくらいのオーディオ信号が取り出せますので、 IV抵抗の値が1kΩ近辺で1段目のOPアンプの出力が2.5Vp-p程度になりそうです。

あとは自作愛好家の皆さんにはおなじみのLPFでDAC?基板ができあがります!

ちなみに、DSD128や256の場合には、FIRフィルタはDSD64の場合に対して特性は周波数比率でそれぞれ2倍、4倍の値に変化します。当然ですがそれに対してOPアンプのLPFは絶対周波数で決まります。