月: 2008年8月

PIONEERのDV-S757Aの場合、大元の3.3Vのレギュレータは電源基板上に在り、ワイヤーでメインのDVDM基板(1番値段が高そうな多層版)を経由してSACD基板へ供給されています。

 

 

クリックすると拡大画像に遷移します

 

 

 

 

このレギュレータの温度上昇にも気を配ってください(DSD2S/PDIFデシメーション・フィルタ基板の装着により消費電流がおよそ70mA増えています!)。

さて、マルチメディアプレーヤでのSACD再生の場合、クロックシステムが複雑になります。普通は映像用の27MHz水晶振動子から22.5792/24.576MHz, 16.9344MHz, 33.8688MHz, 36.864MHzなどのクロックを得ています。

たった1つの水晶振動子からこれだけの種類のクロックを得るための働き者のICが、NPCのSM8707HVです。

 

 

クリックすると拡大画像に遷移します

 

 

 

 

つまり、33.8688MHzにはすでにSM8707HVによるジッタがあることになります。加えてDSD2S/PDIFデシメーション・フィルタ基板のFPGA内部で2段PLLによって内部動作クロックを生成しますので、DACへの送出し時点ですでにPLL群によるジッタがそれなりに存在していることになります。

一方、SCD-XE600の場合、11.2896MHzの水晶発振出力をFPGA内部で動作クロック周波数に変換するのは1回だけですので、DV-S757AにDSD2S/PDIFデシメーション・フィルタ基板を組み込む場合よりもジッタという点では有利です。

しかし、FPGA基板を物理的にどこへ押し込むかという問題を抜きにして考えると、DV-S757Aへデシメーション・フィルタ基板を取り付ける方が遥かに容易です。

 

FPGA設計内部の詳細は省略しますが、256fs版のDSD2S/PDIFデシメーション・フィルタ基板がうまいこと動作しております。予定よりも早く動作にこぎつけました。

 

 

クリックすると拡大画像に遷移します

CXD2754Qから出力する、DSD_BCK, DSD_L, DSD_Rのダンピング抵抗が何気に替っていたりします。

 

 

 

 

 

 

クリックすると拡大画像に遷移します

 

 

 

 

 

クリックすると拡大画像に遷移します

配線をもう少し短くしたいところですが、まあ、とりあえず妥協することにします。ダンピング抵抗を小さくしたことが効いて、この配線長でも波形のダレが何とか許容範囲に収まっていると判断します。

基板はタカチのL字金具でリアパネルにビス止め。

 

 

 

クリックすると拡大画像に遷移します

ぼやっと見ていると、S/PDIFの同軸出力がもともと付いていたように非常に自然にそこにあるように感じられます。

なんといってもSACD専用の同軸出力です。

 

 

このXE600の基板は少し変わった基板で、いわゆるガラスエポキシの両面基板ではなく、安っぽい感じの基材なのですが2層以上の多層構造になっているようです。

そして、銅箔が通常よりも厚いように感じられます。そこへ持ってきて鉛フリー半田でリフロー仕上げされているため、熱容量の高いしっかりとしたコテを使わないと半田を溶かすのが難しく、作業は簡単ではありません。

そういうわけで4連のチップ抵抗も普通の基板より半田付けが難しかったような気がします。慣れない方にはそこそこ改造リスクはあるとお考えください。

また、XE600の3.3V LDOからFPGAの電源を取っているとLDOはかなり発熱します(FPGA基板は70mAくらい消費します)。もともとこのLDOは非常に熱く、温度上昇値の限界に近いくらい温度が上がっているのではないかと考えられる程ですが、それに加えて更に熱くなりますので、このLDO出力を使うことは避けるべきです(何らかの放熱手段が取れればその限りではないかもしれませんが)。

当方はUNREG5Vをフィルタコンデンサの足から取ってFPGA基板上で3.3Vに落として使いましたが、結果的に音にも好ましい方に出るようです。

電源トランス自体も小さく、もともとの給電能力が目一杯という可能性もあります。残念ながらシステムの安全性まで保障して組み込み例をご紹介しているわけではございませんので(DV-S757Aの例も同様です)、その辺の加減がご自身で判断できる方（覚悟できる方）以外は改造には取り組まないようにしてください。