SDRAM_DAI基板は全数出荷検査を行って、動作を一通り確認してからお送りしています。この出荷テストの目的は、部品の実装不良などが原因の不良をふるい落とすことです。
SDRAM_DAI基板の全コネクタに必要なものを接続しておき、ロータリーSWでモードを切り替え、入力を切り替えつつ、基板へ入力（基板から出力）するすべての信号が正しくFPGAにつながっているかどうかをチェックしています。
ロータリーSWのどこかのプルアップ抵抗が外れていたり、ショートしていれば、SWが正しく動作しませんので不良がわかります。
入力S/PDIF信号は44.1kHz系統と48kHz系統を繋いでおき、2つの水晶発振器が動くことを確認します。
FPGAとSDRAM間は信号が8bit幅で接続されていますが、たとえばそのうちのLSBbitが半田不良などで未接続やショートしていた場合には、出力のLSB, 8, 16, 24bit目がおかしくなりますから、オシロの波形が大きく乱れて不良が認知できます。
リリースから現在まで、このテストで発見された不良発生率は1%で、実装業者さんの仕事は確かといえるでしょう。
ちなみに、発見された不良は、最終出力の多連抵抗の電極が1つずつズレて実装されていたというものです・・・。
