この秋には、SDRAM_DAI基板のバリエーションを、と考えております（FPGAの中身のバリエーションを増やしたいということです）。
具体的には、TDA1541A（特に左右独立Dual差動）を想定したI2Sが出力できるものをリリースできたらと思います。
現状実装されているFPGAのXC3S50では容量の関係で無理ですが、ピンコンパチの上位バージョンの石を使ってデジタルフィルタまで組み込むことを考えております。44.1/48kHzは4倍オーバーサンプリング、88.2/96kHzは2倍オーバーサンプリング、そして176.4/192kHzはNOSに自動的に切り替わる、というようなものを想定しています。
なお、以前リリースしたI2Sではない左右同時モードの差動基板にも入力できるように、差動I2S信号から変換するCPLDもリリースするつもりです。
その辺の回路規模の（はい、あくまで回路規模です。コードのROM容量ではありません）見積もりが全然できていませんので、本当にデジタルフィルタを組み込めるかどうかわかりませんが、性能の良いものを作りたいと思います。
ちなみに、TDA1541Aがもう入手できませんので、DAC基板自体は作る予定はありません。
もう一つ、これは完全に個人的趣味の道楽ですが、TDA1547に接続するSDRAM_DAI基板（もちろんFPGAの方）も時間を見つけて何とかしたいと思っています（当方が何を狙っているのか、鋭い方はわかってしまうかも・・・）。こちらはTDA1547基板のアイデアもあったりします。いわゆるダブルディファレンシャルではなく、左右独立の移動平均2パラ差動なんていうとわかってしまうかも・・・・。