だいぶ遅くなってしまいましたが、PCM2DSD基板の設計がほとんど完成し、来月上旬にリリースの運びとなりました。今月の26日に工場からプリント基板が納品される予定ですので、すぐに実装屋さんにお願いして部品を載せてリフローしてもらいます。これに大体1週間から10日程度要します。
基板サイズと穴位置はUDA基板と共通ですが、コネクタ側には穴は無く、UDA基板とスタックする場合でもリアパネルにコネクタを固定する必要があります。
入力はI2SとS/PDIFの2系統でS/PDIFは3入力、I2Sは2入力となっています。I2S入力はUDA基板のI2S出力を直接つなぐポートと(3.3V CMOS)、HDMIコネクタを使ったLVDSの2種類から選択します。
I2S入力からDSDが入力したら出力はDSDがそのままスルーで出ます(UDA基板から”DSD_H”が’H’で来る必要があります)。なお、I2SポートからのSCLK入力周波数は22.5792MHz/24.576MHzのみをサポートします。
PCM入力時には、通常モードでは入力のサンプリング周波数に関係なく出力は11.2/12. 2MHz DSDとなります。入力が44.1/48kHzの時はDSD256出力ということになります。
さらに、入力のサンプリング周波数が88.2kHz以上の場合には出力が22.5/24.5MHz DSDとなるモードもSWで選択できるようにしました。ただし、再生できるDACがあるかどうかは定かではありません。聞くところによるとES9018Sは対応しているらしいですが、DPLLが容易にロックするかどうかはまた別問題となります。腕に覚えのある方のために、入力にロックした90.3168/98.304MHzのMCLKを出力するコネクタを設けました。
ノイズシェーパには2種類のデルタシグマ変調器を設け、SWで選択していただけるようにしました。音質の違いをお楽しみいただければと思います。ただし、2つのモードのうち一方は新潟精密のDACチップでは動作しないようです。もともとデータシート的にも2.8MHz DSDしかサポート対象になっていないようなので致しかたないところです。
デジタルフィルタ にもSWで選択できる音質オプションを付けようかどうか思案中です。フィルタのかかり具合を緩やかにするものを考えていますが、ナイキスト周波数の「外側」に盛大にお漏らしする様な特性のものはあまり好きではないので、特性的にはデフォルトのフィルタと似通ったものになってしまうかもしれません。
-200dBまで表示できるとよかったのですが・・・。
上のチャートは入力のサンプリング周波数が44.1kHzの場合の特性を示したものです。(入力信号のサンプリング周波数が2倍、4倍の場合にも横軸は倍々で全く同じ特性を示します)
通常、ICでデジタルフィルタを構成する場合、チップのダイ面積を極限まで節約することを会社の上層部から要求されるのが普通で ( 対象はデジタルフィルタに限りませんが、コストが上がらないようにするためです )、大抵のIC設計者は驚くほど少ないRAM/ROM/ロジック数しか許されないという大きな制約の中で作り込まなければなりません。
大容量FPGAで構成する場合には、回路リソースは『あるだけの分』は全部使って良いわけですから割と融通が利きます。そういうわけで、このフィルタに関してはかなり優秀な遮断特性になっていると考えています。
なお、試作評価基板を数名の方にお使い頂いており、第一陣のお二人からこの週末に第二陣の方にスイッチいたします。第一陣の方には大好評でした。ご評価いただいた方の感想では、CDプレーヤーのS/PDIF出力を繋いで、という簡便な使い方においてさえも、かなり音楽をお楽しみ頂けたとのこと。私も同感であります。