デシメーション基板その後、追記

SCD-XE600にデシメーション・フィルタ基板を取り付けようとするには、DSD_BCK, DSD_L/R の各信号のダンピング抵抗を交換し、基板上の11.2896MHzを3逓倍する回路を追加する必要がある旨、前回書きましたが、クロックの3逓倍については、FPGA内部のクロック管理機能を大幅に変更することで、外付け回路を不要にすることができるかもしれません(フィルタ機能・性能については仕様は全く変わりません)。

これができればSCD-XE600を使うためのハードルを少し下げることができそうです。ただ、現状の(おもにDV-S757Aなどを想定した)バージョンのデシメーション・フィルタ基板とは別バージョンになってしまいます。

8月に入ったらすぐに現状のデシメーション・フィルタ基板のリリースを再開させていただく予定です。上記の別バージョンについては、ダンピング抵抗の交換とともに、8月になりましたら検討を開始する予定ですが、現時点では変更ができることをお約束するものではないことをご了承いただきたいと思います。

 

 

DSD_BCK

セット標準の470オームダンピング抵抗出力波形

ここまで鈍らせるとDACのためになり、音が良かったりするのかな?

 

 

 

同じDSD_BCK

ダンピング抵抗の手前、CXD2754Q出力波形

 

 

 

 

基板にSACD用のピンJACKを付けてしまったので、そのままでは基板をシャーシに納められません。というわけで、とりあえずリアパネルに追加で穴を開け、検討できる日まで置いておきます。

5.1ch用JACK両脇の小穴は、タカチのUCK-P13あたりを使って、片持ち梁、ならぬ片持ちパネル?式に基板を固定するつもりのものです・・・・。