前回のブログで書いたロジックで実際にワードクロックから256倍の周波数のクロックを作る実験をやってみました。
結論から言うと、なかなかむずかしいものがあります。位相比較器の出力をコンデンサにチャージするための回路までも、CPLDのロジックで置き換えて性能を出すことはおそらく難しいのかもしれません。
この上は、まずはIC版のCD74HC4046Aを使って実験してみましょう、ということになるのが普通ですが、最初の前提から言ってそれでは場所を取りすぎますし・・・。 まあ、急ぎの課題ではありませんので、また時間が取れた時にじっくりと考えてみることにします。