最近はUDA基板から外部DACへ接続して音楽を聴いたりする場合に、S/PDIFを使うことがほとんどなくなりました。
検討やチェック時など、UDA基板のI2S/DSD出力端子から信号を出してDS90LV047でLVDS化する基板を介し、HDMIケーブルを使って別のDACに送って音楽信号に変換しています。
LANケーブルは関係ありません。たまたま写ってしまいました。。
基本的にはフィデリックスの中川さんのHPの情報にピン配置を合わせて作ってありますが、PCM/DSDの切替フラグも送信できるようにしていますので、受け側でI2SとDSDが識別可能です。
DAC側に受けのDAI基板を置いて、一番右側のHDMIコネクタで受信しています。ここでDS90LV048か何かで元に戻してDACに入れてあげます。
先にも書きましたが、PCM/DSD両方とも再生ができるように構成しています。
DAI基板には一応、S/PDIFの受けも設けてあり、相変わらずCS8416で受けていますが、S/PDIFからリカバリーしたシステムクロックは、同じシーラスロジックのCS2300-03に入力してジッタを弄っています。
一応参考までにお約束のJ-test です。Fs=96kHzです。これはCS2300をバイパスした時のチャートです。
そしてCS2300を通したときが2番目のチャートです。
ちなみに、j-test というのは、S/PDIF由来のジッタを調べるためにS/PDIFの弱点を突く信号を入れた結果発生する不要スペクトラムを見るものです。
縦軸にジッタをとると、
前者がCS2300をバイパスしたとき、後者がCS2300を通した時のチャートです。面白いことに、低い方にジッタの影響をシフトしているように見えます。使ったDACは上の写真のDACで、DSD1794Aを使った物です(途中アイソレータのICを挟んでいます)。このCS2300という石はLuxmanのD-06 というSACDプレーヤーに搭載されているようです。
アナログデバイスの昔の論文に、DPLL とデルタシグマの組み合わせでクロックのジッタ周波数を高い方の周波数へシフトさせ、そうしたクロックでD/A変換することにより、ジッタによるアナログ信号の歪成分を高い周波数（可聴帯域外）に追いやることで「ジッタ」をリムーブする、というものがありました。たとえば、n次のデルタシグマによるDPLLで作ったクロックでD/A変換されたアナログ信号は(n-1)次のデルタシグマ特性を示す、というような内容だったと記憶しています・・・(間違っていたらゴメンナサイ)。
ESSのES9018などは、これも記憶に間違いがなければアナデバ出身のエンジニアによる製品だと何かで読んだ覚えがありますので、この石もおそらくジッタによる歪成分を高い方にシフトしているのものと推測されます。
また、20世紀末にアナデバでは非同期のサンプリング・レート・コンバータ関連のパテントを盛んに出願しており、もしかしたらES9018の原型はこのような構成ではないのかと思われるパテントも見受けられました(根拠のない当方の勝手な憶測ではあります)。
通常、パテントの内容は当業者なら容易に再現できるような内容でないといけないはずなのですが、一見平易な図面で構成された回路が、実際にやろうとすると、どうすればこれでちゃんと動くんだろうか？と、うまく詳細をはぐらかして書いてあったのを記憶しています。
以上、アナデバ = ESS を前提とした部分の内容には根拠がありませんのであしからず・・・