DSD2S/PDIF デシメーション・フィルタ 遅れてます その4

今後この基板をお届けする際には「パルストランスを使用しない」をデフォルトとして下記の「①標準実装状態」で発送します。

 

①標準出荷状態

C8をショートしてあります。これによってS/PDIFのコールド側を回路GNDに落としております。

お手持ちのリード線で図の2点のランド間を繋いでください。これによってドライバ直結のS/PDIF出力となります。

 

 

 

②パルストランスを付ける場合

C8を半田コテの先でオープンにして下さい。これによってS/PDIFのコールド側を回路GNDから絶縁します。

パルストランスの実装には、矢印のランドを使ってください。

 

パルストランスはこの記事のように実装してください。フェライト・トロイダルコアはトヨムラのFT-50-77, あるいはFT-50-43あたりをお使い下さい。トヨムラ(太田)というのはアミドンの代理店です。

基板Rev. 1.1の回路図

DSD2S/PDIF デシメーション・フィルタ 遅れてます その3

 

クリックすると大きな画像に遷移します。

問題なく176.4kHzにロックしています。

 

 

 

 

それで、音の優位性は?というと、「まだよくわからない」というのが本当のところです。絶縁した方が良いのか?というと、するに越したことはないと思いますが、少なくとも個人で自作して使う分にはEMIの規制うんぬんに神経質になる必要はありませんし、難しいところです。もっとも、いろいろな環境で使用し始めると、思わぬところで絶縁しといてよかった、という場面に出くわすことになるのかもしれません。

念のためですが、パルストランスで絶縁したあと、トランスポート側ではS/PDIFのコールド側は通常回路のGNDには接続しませんので、XE600への取り付けは出口の部分が少し変更になります。この辺の組込み追試験は「その5」で実施しております。

デジタル出力がTOS-LINKでも、SDRAM_DAIがあればジッタに神経質にならなくて済みますので、TOTX142が生産中止にならなければ、パルストランスについては正直言って真剣に考えなかったところです。

DSD2S/PDIF デシメーション・フィルタ 遅れてます その2

 

クリックすると大きな画像に遷移します。

88.2kHzの絶縁出力

振幅は、DAC側にて75V終端時で0.8V程度

 

 

 

クリックすると大きな画像に遷移します。

176.4kHzの絶縁出力

振幅は88.2kHzと同じ

 

 

 ドライバ直結に比べてやや丸くなってはいますが、そこそこきれいな信号だと思います。オシロの帯域不足で丸くなっているのではありません。コアのf特だと思います。

肝心のコアですが、定番のFT-50-77を使いました。トヨムラさんから購入したので間違いはないはずです。最初は秋葉のある店の店舗で調達しましたが、全然話にならず、10年くらい昔に柴崎さんがMJに書かれていた記事を思い出しました。

FT-50-77が調達できない場合にはFT-50-43でも同等の波形が得られます。その他はたぶんダメでしょう。

巻き方は前回記事の写真の通りで、1次側を10ターン、2次側を5ターンとします。CMOSインバータの出力が3.3Vですので、巻線比2:1でトランス出力が1.6V程度、約75オーム送り出しの受け側75オーム終端で0.8Vとなります。

1次側を10ターン、2次側を5ターンとしたのは振幅の調整のためだけではありません。2次側も10ターンとすると、176.4kHzではインピーダンスが高すぎるのと(S/PDIFは22.5792MHzになる)磁気歪みの影響で(と勝手に解釈していますが、この方面は不案内で・・・)、波形なまりが心理的許容限度を超えます

続く・・・。

DSD2S/PDIF デシメーション・フィルタ 遅れてます

再リリースが遅れている訳ですが、前回のリリースで基板が払底し(夏頃には基板がなくなり次第終了しようと思っていたのですが、ありがたいことに助命嘆願が殺到しまして・・・)、ある事情で今までの基板データが使用できなくなったためにアートワークをやり直していたのです。それで、どうせ引き直すのならばフェライト・トロイダルコアが載るスペースを追加しようと思いついたのです。

DV-S757Aといい、SCD-XE600といい、いずれも同軸デジタル出力は絶縁していません。ということで「デシメーション基板も、まあ、それでいいか」と思っていたのですが、トラポの高級機は多くの機種がしっかりと絶縁されています。せっかくパターンを引き直すのだから「コアが載るスペースでも追加しておこう」と思いついたわけです。

ゲートICとインバータをSOICから面積の小さいTSSOPに変更し(提供させて頂くのは実装済み基板なので問題はないと・・・)、少し板端方向に移動してもらったうえで長手方向に若干基板サイズを伸ばすことで面積を増やし、FT-50-#**が載るようにしました。

前バージョンを入手された方はゴメンナサイ(FPGAの中身は変わっていません)。従来の基板でも出力ジャックにしがみつくような形でコアを取り付けて頂くことは可能だと思いますので、どうしても絶縁したいという方は、そのような方法でご対処をお願いします。基板を台湾製(写真は試作基板で韓国製。ちなみに前バージョンは中国製)に変更したこともあって、コアは添付しませんが基板価格を1,000円程度値上げをさせて頂こうと考えています。

クリックすると大きな画像に遷移します。

 

 

 

 

 

 

パルストランスを巻いて176.4kHzでまともな信号を出すのに大変手間取ってしまいました。176.4kHz対応のトスリンクが製造中止にならなければ、おそらく同軸出力を絶縁できるようにしようとは考えなかったと思います。

続く・・・。

デシメーション基板 組込み例 その2

DSD2S/PDIFデシメーション・フィルタの組み込み報告を頂きました。今度は256fs版をSCD-XE600に取り付けられた、「kephis様」のHPを紹介させていただきます。大変ご丁寧な説明を頂きましてありがとうございました。

http://homepage1.nifty.com/dcr/dcmic/dsd2spdif/dsd2spdif.html

 

リリース予定

SDRAM_DAI基板の再リリースを10/3金曜から予定しております。まだTDA1541Aバージョンではありません。現状通りPCM1794(A)用となりますのでご注意ください。

DSD2S/PDIFデシメーション・フィルタに関しては、諸事情により工程が遅れております。まだリリース日が見えません。ご迷惑をおかけしますが今しばらくお待ち頂けます様にお願いします。尚、誠に勝手ながらご予約等はお受けしておりませんのでアナウンス前のご注文はご遠慮いただけます様にお願いします。