月別アーカイブ: 2008年9月

SDRAM_DAI for TDA1541A その2

現段階でのデジタル・フィルタの性能について公表させていただきます。

このページのスペックがSAA7220PBのスペックだと思ってください。

以下は、今回の4倍オーバーサンプリング時のインパルス応答と20kHz正弦波の処理結果です。例によって、FPGAのソースコードでのシミュレーション結果をWAVEファイルに変換してWaveSpectraに読み込ませました。

 

クリックすると大きな画像に遷移します。

通過帯域はSAA7220PBに比べてフラットではないかと思います。SAA7220PBは20kHzに近づくにつれてレベルが少し上がっている?

 クリックすると大きな画像に遷移します。

 (22.05-20)+22.05=24.55kHzの折り返しが-60dBまで抑え込まれています。それ以上のスペクトラムは完全になくなっています。確かSAA7220PBの阻止領域の減衰特性は-50dB程度だったように記憶しています(実際そのように読み取れます)が、本フィルタでは完全に落としきれています。

フィルタ係数自体の算出では、ソフトウェアによって倍精度浮動小数点精度で-150dBをはるかに超える性能をもつTAP係数が得られ、それを32bitに量子化して本フィルタの係数としています(32bitに量子化する時点で量子化誤差により性能は悪くなりますが・・・)。

好ましい音として感じられるかどうかは別として、スペック的にはSAA7220PBよりも良いかと思います。

 

SDRAM_DAI for TDA1541A その1

何とか1番やっかいなデジタル・フィルタ部分のプロトタイプを書きあげました。ロジック設計は(も)ちまちました作業の連続で気が滅入ってしまうこともしばしばですが、とりあえずホッとしました。

デジタル・フィルタの仕様は、4倍オーバーサンプリング時が256TAP、2倍オーバーサンプリング時が128TAPのシャープ・ロールオフタイプです。

入力が32kHz/44.1kHz/48kHzなら自動的に4倍モードのフィルタ処理を、88.2kHz/96kHzなら2倍モードのフィルタ処理を、そして176.4kHz/192kHzならNOSで出力します。176.4kHz/192kHzも1サンプルあたりビットクロック32発分(16発/ch)で出力しますので、TDA1541AのI2S入力でも問題ないはずです。

その昔、CS8414では(CS8416でも同じ)176.4kHz/192kHzも1サンプルあたりビットクロック64発分(32発/ch)で出力されるのでTDA1541Aでは再生できなかったことを考えると、これも前進ではないかと・・・。

また、SAA7220PをTDA1541Aの前に置くと、32kHz/44.1kHz/48kHzより高いサンプリング周波数の信号を入れるとSAA7220Pが動かないという状況で、TDA1541AはCD専用と割り切らざるを得ない局面が多かったと思いますが、今回のSDRAM_DAI for TDA1541AならばTDA1541Aを実用的に使えるようになります。

88.1kHz以上の高音質ソースでTDA1541Aを鳴らしても性能が出せるのか?という疑問は置いておいて・・・。

さて、メインのモードが差動出しとなるので、出力はI2S(DATA)が2線になります。そして、内蔵するデジタル・フィルタはオリジナル設計とします。

どうしてもSAA7220Pを使いたいケースを考えて、このSDRAM_DAIには差動ではない1線のI2S出力モードも設け、こちらのモードはデジタル・フィルタを通さない信号をジッタレスで出力できるようにします。NOSがお好みなら32kHzから192kHzまでOKですし、48kHzのソースまでしか聴かないよ、という場合にはSAA7220Pを繋いでもOKです。

説明だけではわかりにくいかもしれませんので、概念図を用意しました。

出力のタイムチャートも描いてみました。

デジタル・フィルタを通る差動モードと、デジタル・フィルタを通らないノーマルモードの切り替えには、基板上のチップジャンパをopen/shortすることで切り替えます(シルクはジャンパにはなってませんが)。現行のPCM179*用基板では非公開のモードへの切り替えとして使っています(有用な機能ではないので非公開のままとします)。

とりあえずシミュレーション上ではデジタル・フィルタが一通り動き始めましたので、そのうちデバッグを始めたいと考えています。設計検証等にも時間がかかるので、リリースは11月に入ってしまうと思います。

あと、設計上の制約から場合によってはメモリをバイパスするTHRU(スルー)モードでは、差動/非差動の両方のモードでデジタル・フィルタを通さないような仕様になるかもしれません。

その前に、回路が現状のFPGAよりサイズの大きいXC3S200に収まりきるかどうかという検証もまだ完全にはできていませんでした(汗)。

 

SDRAM_DAI for TDA1541A

今月いっぱい少し時間がとれそうですので、SDRAM_DAI基板のTDA1541Aバージョンの設計を始めました。単純にI2Sで出力するだけなら手間はかかりませんが、やはりデジタル・フィルタも入れ込みたいですので、まだ少し時間がかかりそうです。

基板を新規設計して44.1kHz専用のものを立ち上げるという手もありますが、インフラは1本化したいので現状のSDRAM_DAI基板を使い、FPGAはより容量の大きいタイプを使うということで実現させるつもりです。

 

デシメーション・フィルタ組込み例 2題

デシメーション・フィルタを導入された方からご報告を頂きました。いずれの方も当ブログで紹介した組み込み記事にとどまらない貴重な事例をご提供くださいました。

最初は、東京都のN様

DV-S757Aへの組み込みですが、アナログ基板を外さずにSACD基板から上面にDSD関連信号を引き出してきてデシメーション・フィルタ基板へ入力されています。

組み込み当初は音楽信号に混じってホワイトノイズが重畳していたそうです(写真1枚目)。

 

これを、

  1. 信号ケーブルを銅箔テープで包み、絶縁のためチューブをかぶせる。銅箔はシャーシ(基板取り付けネジ部)へアース線を接続する。
  2. 使用していないケーブルをコネクター根元でカット or その他のケーブルは最短にカット。
  3. SPDIF信号用のRCAコネクターのGNDは絶縁リングを取り外し、シャーシへ直接取り付ける。

といった対策を施して無事にノイズを抑えられたということです(写真2枚目)。
768fs版は33MHz超のクロックラインを引き回さなければならないため、DV-S757Aへの実装ではこれが一つの難関ですが、参考になるかと思います。N様、ありがとうございました。

 

 

次は兵庫県のY様

768fs版を、2ch専用のSACDプレーヤーであるmarantzのSA-15S1へ導入されたそうです。貴重な実装例ですね。

「たまたまプレーヤーのシャーシ側面に、M3でタップを切ってくださいといわんばかりの穴あきのタブのでっぱりがあったので、そこにネジを切ってスペーサーでとめています。まるで純正のボードのように収まっています。」とのことです。

信号線はDACチップであるシーラスのCS4397直前から引き出されているということです。CS4397であれば1.27mmピッチですから、注意深く作業すればチップの根元から信号を引き出すこともなんとかできそうです。

 

 

右側手前の基板にDACチップが載っている模様です(写真1枚目)。

 

 

引き回しも短く済みますし、取り回しも容易そうで、デシメーション・フィルタ基板の実装向きの機種といえそうです。美しい機器なので新品改造は勇気が必要そうですが・・・。

Y様、情報をありがとうございました。

デシメーション・フィルタの再リリースです

お待たせして申し訳ありませんでした。デシメーション・フィルタのリリースを再開いたします。

今回より、256fs版と768fs版をご希望により選択頂けます。下記記事中フォームの通信欄にご希望の種類を記載してください。

256fs版を選択された場合、47オームの集合抵抗2個 (1個は予備)と、JALCO社製のSPDIF用ジャック (SCD-XE600と完全互換ではありません。金属のシールドカバーを取り払ってお使い下さい) 1個のセットをオプションで提供させていただきます。ご希望の方は基板代12,000円と送料500円 (EXPACK500) に200円を追加で加算してください。オプションセットを希望される場合は通信欄にその旨お書き添えください。

本基板、および本基板を組み込んだセットを、オークションなどを通じて個人間売買することは固くお断りします。

組み込みに際しては、安全面を含め、その結果については組み込んだ方の責任で実施されるものとさせていただきます。

お申込みはこちらからお願いします。当面はおひとり様1枚限りとさせて頂きます。ご了承をお願いします。

在庫がなくなり次第終了させていただきます。フォームから送信可能でも、すでに終了している場合がございます。その場合も、その旨ご連絡させていただきます。

それでは、よろしくお願いします。

 終了しました。月末から来月初めあたりにかけて再リリースいたします。誠に申し訳ありませんが予約はお断りしております。再リリースまでフォームからご注文頂きましても、当方にメールは届きませんのでご了承ください。

フロントパネル

SDRAM_DAI基板をお使い頂いている「大阪のT様」から、完成写真をお送り頂きました。
LED基板をうまく配して独自のK式DAC風パネルにまとめられています。

メモリーポインタLEDのサークルが中央に来るようにデザインしたのと、ポインタLEDに白色LEDを使った所がミソだそうです。格好いいですね。

クリックするともう少し大きな画像に遷移します。

 

SDRAM_DAI基板、次回は今月終わり頃

ご迷惑をお掛けしましたが、予定通りSDRAM_DAI基板の再リリースをはじめました。
品切れにつき、SDRAM_DAI基板は終了させていただきました。

DSD2S/PDIFデシメーション・フィルタ基板は実装上がりが11日の予定ですので、データ書き込みなどの必要時間を考慮すると、週末のリリースとなりそうです。

デシメーション・フィルタ基板の方は注文再開まで今しばらくお待ちください。

 

音の良いSACD

録音の悪いSACDはやはり音も悪いです。どうせ聴くなら音の良いSACDを選択したいものです。ここではDSD2S/PDIFデシメーション基板開発時に使用した高音質SACDの一部をご紹介します。

AmazonやHMVへの直リンクとなっていますが、アフェリエイトではありませんので、ご興味をお持ちになった方は安心してお買い求めください(笑)。ジャンルが極端に偏っているのはお許しください。

 

 

  1. アフロ・ブルー (M.Sasaji & L.A.Allstars)
  2. Timeless (ドン・フリードマン VIPトリオ)
  3. flute (LYNX)
  4. プーランク オルガン協奏曲 English Chamber Orchestra
  5. ブルックナー 交響曲第2番(初稿) シモーネ・ヤング&ハンブルク・フィル
  6. ブルックナー 交響曲第3番(初稿) シモーネ・ヤング&ハンブルク・フィル
  7. ブルックナー 交響曲第4番(初稿) シモーネ・ヤング&ハンブルク・フィル
  8. ブルックナー 交響曲第5番 ヴァント&ベルリン・フィル
  9. ブルックナー 交響曲第9番 ヴァント&ベルリン・フィル
  10. マーラー 交響曲第2番『復活』 ジンマン&チューリヒ・トーンハレ管弦楽団
  11. マーラー 交響曲第3番 ジンマン&チューリヒ・トーンハレ管弦楽団
  12. マーラー 交響曲第4番 ジンマン&チューリヒ・トーンハレ管弦楽団
  13. マーラー 交響曲第5番 ジンマン&チューリヒ・トーンハレ管弦楽団
  14. マーラー 交響曲第6番『悲劇的』 マーツァル&チェコ・フィル
  15. マーラー 交響曲第7番『夜の歌』 マーツァル&チェコ・フィル
  16. マーラー 交響曲第9番 マーツァル&チェコ・フィル

最初の4枚はSONYオーディオの技術TOPである金井隆さんのお薦めで知りました。詳しい解説は氏のHPでどうぞ。

 

SDRAM_DAI基板のバリエーション

この秋には、SDRAM_DAI基板のバリエーションを、と考えております(FPGAの中身のバリエーションを増やしたいということです)。

具体的には、TDA1541A(特に左右独立Dual差動)を想定したI2Sが出力できるものをリリースできたらと思います。
現状実装されているFPGAのXC3S50では容量の関係で無理ですが、ピンコンパチの上位バージョンの石を使ってデジタルフィルタまで組み込むことを考えております。44.1/48kHzは4倍オーバーサンプリング、88.2/96kHzは2倍オーバーサンプリング、そして176.4/192kHzはNOSに自動的に切り替わる、というようなものを想定しています。

なお、以前リリースしたI2Sではない左右同時モードの差動基板にも入力できるように、差動I2S信号から変換するCPLDもリリースするつもりです。

その辺の回路規模の(はい、あくまで回路規模です。コードのROM容量ではありません)見積もりが全然できていませんので、本当にデジタルフィルタを組み込めるかどうかわかりませんが、性能の良いものを作りたいと思います。

ちなみに、TDA1541Aがもう入手できませんので、DAC基板自体は作る予定はありません。

もう一つ、これは完全に個人的趣味の道楽ですが、TDA1547に接続するSDRAM_DAI基板(もちろんFPGAの方)も時間を見つけて何とかしたいと思っています(当方が何を狙っているのか、鋭い方はわかってしまうかも・・・)。こちらはTDA1547基板のアイデアもあったりします。いわゆるダブルディファレンシャルではなく、左右独立の移動平均2パラ差動なんていうとわかってしまうかも・・・・。

 

 

SDRAM_DAIの出荷前基板チェック

SDRAM_DAI基板は全数出荷検査を行って、動作を一通り確認してからお送りしています。この出荷テストの目的は、部品の実装不良などが原因の不良をふるい落とすことです。

SDRAM_DAI基板の全コネクタに必要なものを接続しておき、ロータリーSWでモードを切り替え、入力を切り替えつつ、基板へ入力(基板から出力)するすべての信号が正しくFPGAにつながっているかどうかをチェックしています。
ロータリーSWのどこかのプルアップ抵抗が外れていたり、ショートしていれば、SWが正しく動作しませんので不良がわかります。

入力S/PDIF信号は44.1kHz系統と48kHz系統を繋いでおき、2つの水晶発振器が動くことを確認します。
FPGAとSDRAM間は信号が8bit幅で接続されていますが、たとえばそのうちのLSBbitが半田不良などで未接続やショートしていた場合には、出力のLSB, 8, 16, 24bit目がおかしくなりますから、オシロの波形が大きく乱れて不良が認知できます。

リリースから現在まで、このテストで発見された不良発生率は1%で、実装業者さんの仕事は確かといえるでしょう。
ちなみに、発見された不良は、最終出力の多連抵抗の電極が1つずつズレて実装されていたというものです・・・。